FPGA/회로/PCB 설계 간의 각종 관리/연계

PCB-FPGA 협조 설계 지원 툴
Menu

CR-8000 GPM

최근 FPGA는 단순한 Logic의 시험 제작을 위해 사용되는 것이 아니라, 다양한 기타 프로세서와 조합하거나 내부에 IP를 Embedded하는 등 고기능 시스템으로서 그 용도가 확대되고 있기 때문에 FPGA를 탑재하는 PCB가 늘어나고 있습니다.

한편 FPGA가 다 Pin이 Programmable한 Device라는 점에서 ‘Library 등록 작업에 오랜 시간이 걸린다’ 거나, ‘핀 속성 변경 때마다 오류가 일어나기 쉬운 회로 설계/PCB 설계와 어떻게 연계할 것인지’ 등의 과제가 있습니다.

그래서 GPM은 FPGA/CPLD를 사용한 PCB 설계를 효율화하기 위한 기능을 제공하고, FPGA/CPLD 설계와 회로 설계/PCB 설계의 동시 설계 프로세스를 지원합니다.

개요 및 Design Gateway와의 연계

개요

고기능, 고집적, 저비용, 짧은 납기라는 고객의 요구를 바탕으로 광범위한 분야에서 FPGA 부품이 사용되고 있습니다. 상세 회로 설계 분야에서 High-Speed 대응이나 PCB상의 배선 효율 향상 등을 위하여 회로 설계, PCB 설계, 그리고 FPGA 설계의 각 설계 프로세스 간의 필연적인 결합이 이루어지고 있습니다.

예를 들어 PCB Layout/Layer 수의 제약에 따라 FPGA 부품에 접속하는 Differential Pair 신호 Line이나 Bus Line 등을 어느 Pin에 연결할지에 대한 검토와 반영이 이루어집니다. 그 높은 빈도와 정보량은 각 설계 프로세스에 소요되는 시간을 늘려 Human Error를 야기하기도 합니다.

GPM은 각 설계 프로세스에 더해 CAD Library 관리 등의 연계를 통해 FPGA 부품을 둘러싼 회로/PCB 설계의 전체 최적화를 제공합니다.

  • CAD Library, FPGA, 회로, PCB의 4가지 프로세스 연계
  • PCB 전체의 FPGA 부품 설계 최적화
  • Graphic View에 의한 정보 시각화
  • 직감적인 툴 조작 환경 제공

Design Gateway과 연계

●FPGA 설계와 부품 Library와 협조

GPM은 FPGA 설계 환경에서 출력된 Verilog-HDL, VHDL, Pin Report 파일 등 다양한 Pin 입력 정보를 바탕으로 Symbol을 자동 생성할 수 있습니다. 또 PCB Footprint와의 매칭에도 대응합니다. Symbol 정보나 Pin 입력 정보로 Verilog-HDL, VHDL의 Template을 생성할 수 있습니다.

●FPGA 설계와 회로/PCB 설계 간 협조 설계

GPM의 Graphic View와 직관적인 조작성은 FPGA Pin의 신호 입력을 적극 지원합니다. Design Gateway의 회로 데이터나 Design Force의 PCB 데이터와의 연계를 통해 신호 입력 변경 정보를 직접 반영할 수 있습니다. 또 FPGA 개발 툴로 Pin 제약 파일을 되돌려, Pin 정보를 동기화할 수 있습니다.